3. W1443-02

# COMPOUND SEMICONDUCTOR EPITAXIAL WAFER AND HETEROBIPOLAR TRANSISTOR ELEMENT USNG THE SAME

Patent number:

JP2000315692

Publication date:

2000-11-14

Inventor:

SAKAGUCHI HARUNORI; TSUCHIYA TADAITSU;

TAKANO KAZUTO; OTOGI YOHEI

Applicant:

HITACHI CABLE LTD

Classification:

- international:

H01L21/331; H01L29/73; H01L29/205

- european:

Application number: JP19990121980 19990428

Priority number(s):

Report a data error here

#### Abstract of JP2000315692

PROBLEM TO BE SOLVED: To eliminate propagation of faults due to a GaAs substrate into an epitaxial layer in an HBT(heterobipolar transistor) and an epitaxial wafer.

SOLUTION: This compound semiconductor epitaxial wafer comprises a buffer of a multilayer structure obtained, by laminating a buffer layer 10 of a multilayer structure obtained through lamination of AlGaAs and GaAs in a plurality of periods, the buffer layer of a multilayer structure obtained by laminating AlXGa1-XAs and AlYGa1-YAs in a plurality of periods or a buffer layer of a multilayer structure obtained by laminating lnGaAs and GaAs in a plurality of periods.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-315692 (P2000-315692A)

(43)公開日 平成12年11月14日(2000.11.14)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

H01L 21/331 29/73

29/73 29/205 H 0 1 L 29/72 29/205 5F003

;

審査請求 未請求 請求項の数5 OL (全 6 頁)

(21)出願番号

特願平11-121980

(71)出願人 000005120

日立電線株式会社

(22)出願日

平成11年4月28日(1999.4.28)

東京都千代田区大手町一丁目6番1号

(72)発明者 坂口 春典

茨城県土浦市木田余町3550番地 日立電線

株式会社アドパンスリサーチセンタ内

(72)発明者 土屋 忠厳

茨城県土浦市木田余町3550番地 日立電線

株式会社アドバンスリサーチセンタ内

(72)発明者 高野 和人

茨城県土浦市木田余町3550番地 日立電線


株式会社アドバンスリサーチセンタ内

最終頁に続く

(54) 【発明の名称】 化合物半導体エピタキシャルウェハ及びこれを用いたヘテロバイボーラトランジスタ素子

#### (57)【要約】

【課題】HBT及びエピタキシャルウェハにおいて、GaAs基板に起因した欠陥をエピタキシャル層中に伝搬しないようにする。



#### 【特許請求の範囲】

【請求項1】GaAs基板上に、少なくともGaAsサ ブコレクタ層と、GaAsコレクタ層と、GaAsベー ス層と、AIGaAsエミッタ層もしくはInGaPエ ミッタ層とを積層した化合物半導体エピタキシャルウェ ハにおいて、前記サブコレクタ層と前記基板との間に、 AIGaAsとGaAsを複数周期積層した多層構造の バッファ層もしくは組成の異なるAlGaAsとAlG a A s を複数周期積層した多層構造のバッファ層を設け たことを特徴とする化合物半導体エピタキシャルウェ

【請求項2】GaAs基板上に、少なくともGaAsサ プコレクタ層と、GaAsコレクタ層と、GaAsベー ス層と、AIGaAsエミッタ層もしくはInGaPエ ミッタ層とを積層した化合物半導体エピタキシャルウェ ハにおいて、前記サブコレクタ層と前記基板との間に、 InGaAsとGaAsを複数周期積層した歪み格子バ ッファ層を設けたことを特徴とする化合物半導体エピタ キシャルウェハ。

【請求項3】請求項1又は2記載の化合物半導体エピタ 20 キシャルウェハにおいて、前記バッファ層は、本来の伝 導型がP-型もしくは高抵抗であり、且つ基板からの空 乏層の伸びにより空乏化している厚さとキャリア濃度と なっていることを特徴とする化合物半導体エピタキシャ ルウェハ。

【請求項4】請求項2記載の化合物半導体エピタキシャ ルウェハにおいて、前記歪み格子バッファ層のInGa Asの膜厚を、そのIn、Ga1-x AsにおけるxとI n、Gail As層の厚さhcとの関係が、下記式を満 たす臨界膜厚以下にしたことを特徴とする化合物半導体 30 エピタキシャルウェハ。

 $hc = [b(1-\nu \cdot cos\alpha)/8\pi f(1+\nu)c$  $os\lambda] \times [ln \cdot (hc/b) + l]$ 

但し、b:転位に動く力、v:ポアソン比、f:格子不 整合の割合、α:転位線とバーガスベクトルの間の角 度、λ: 歪みによるズレの方向とエピタキシャル層との 間の角度であり、xとfは下記の関係を満たす。

f = (a/b-1) x

a:InAsの格子定数、

b:GaAsの格子定数。

【請求項5】請求項1、2、3又は4記載の化合物半導 体エピタキシャルウェハを用いて作成したことを特徴と するヘテロバイポーラトランジスタ素子。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ヘテロバイボーラ トランジスタ(HBT)を形成する基体となる化合物半 導体エピタキシャルウェハ、及びこれを用いたHBT素 子、特にAlGaAs/GaAs系HBT及びInGa P/GaAs系HBTの電流増幅率βと寿命の改善に関 50 した欠陥をエピタキシャル層中に伝搬しないようにする

するものである。

[0002]

【従来の技術】エミッタ・ベース接合にヘテロ接合を用 いたヘテロバイポーラートランジスタ(HBT)は、エ ミッタ層のバンドギャップがベース層のバンドギャップ よりも広いことにより、エミッタ注入孔率を髙くするこ とができるため、超高速、高出力デバイスとしての利用 が期待されている。特に、AlGaAs/GaAsを材 料とするHBTは、高速性・高電流駆動能力に優れてい 10 るため、光通信用の高速電子デバイスとして開発が盛ん に行われている。

2

【0003】 CのAlGaAs/GaAs系HBTの化 合物半導体エピタキシャルウェハは、図7に示すよう に、半絶縁性GaAs基板1上に、N\*型GaAsサブ :コレクタ層2、n型GaAsコレクタ層3、P゚型Ga Asベース層4、n型AlGaAsエミッタ層5、N\* 型GaAsエミッタコンタクト層6及び一般にノンアロ イオーミックコンタクト層と呼ばれるN゚型InGaA sコンタクト層7を順次積層して構成される。

【0004】上記のように、HBTは、一般的にはエミ ッタ/ベース接合がA1GaAs/GaAsへテロ接合 により構成される。しかし最近は、デバイス特性向上あ るいは信頼性向上の観点から、図8の如く、エミッタ層 をAlGaAsエミッタ層5からInGaPエミッタ層 50に置き換えることが検討され、一部においては作製 されている。これは、活性な原子であるAIを含むAI GaAs層をエミッタ層として用いた場合には、A1G aAs層に深い準位に起因する多くの非発光性再結合中 心が形成され、この非発光性再結合中心を介してHBT の劣化が進行するためであり、Alを含まないInGa P層をエミッタ層として用いることによって劣化の問題 を解決しようとするものである。

【0005】いずれのHBTにおいても、今まではエミ ッタ層やベース層に着目して、結晶性やそれらの界面の 改善を図ることで、素子の信頼性を向上させようと試み られてきた。従って、基板とその上に最初に成長するエ ピタキシャル層との界面については殆ど研究がなされて おらず、従来方法では、上記の如く基板上に特に何もせ ずに直ちにサブコレクタ層を成長していた。

40 [0006]

> 【発明が解決しようとする課題】しかしながら、従来で は半導体基板上に特に何もせずに、直ちにサブコレクタ 層を成長していたため、基板に潜在する欠陥がそのまま エピタキシャル層にまで伝搬してしまっていた。このた め、HBTの特性において重要なベース層やエミッタ層 やその界面にまで、基板に起因した欠陥が伝搬してしま い、電流増幅率βを低下させ、これに伴って素子の信頼 性も低下してしまっていた。

> 【0007】この問題を解決するためには、基板に起因

必要がある。しかし、従来のエピタキシャル結晶では、 とのような効果を有る層構造がなかった。

【0008】そとで、本発明の目的は、上記課題を解決 し、基板に起因した欠陥をエピタキシャル層中に伝搬し ないようにした化合物半導体エピタキシャルウェハ及び HBT素子を提供することにある。

[0009]

【課題を解決するための手段】上記目的を達成するた め、本発明は次のように構成したものである。

【0010】(1)請求項1に記載の発明は、GaAs 基板上に、少なくともGaAsサブコレクタ層と、Ga Asコレクタ層と、GaAsベース層と、AlGaAs エミッタ層もしくはInGaPエミッタ層とを積層した 化合物半導体エピタキシャルウェハにおいて、前記サブ コレクタ層と前記基板との間に、AIGaAsとGaA s を複数周期積層した多層構造のバッファ層もしくは組 成の異なるAlGaAsとAlGaAsを複数周期積層 した多層構造のバッファ層を設けたものである。

【0011】(2)請求項2に記載の発明は、GaAs Asコレクタ層と、GaAsベース層と、AlGaAs エミッタ層もしくはInGaPエミッタ層とを積層した 化合物半導体エピタキシャルウェハにおいて、前記サブ コレクタ層と前記基板との間に、InGaAsとGaA s を複数周期積層した歪み格子バッファ層を設けたもの である。

【0012】(3)請求項3に記載の発明は、上記請求 項1又は2記載の化合物半導体エピタキシャルウェハに おいて、前記バッファ層が、本来の伝導型がP-型もし くは高抵抗であり、且つ基板からの空乏層の伸びにより 空乏化している厚さとキャリア濃度となっていることを 特徴とするものである。

【0013】(4)請求項4に記載の発明は、上記請求\*

 $hc = [b(1-\nu \cdot cos \alpha) / 8\pi f(1+\nu) cos \lambda]$  $\times$  [ln·(hc/b)+1]

ここで.

b:転位に動く力、つまりバーガス(Burgecs)ベクト ルの大きさ、

ル:ポアソン比、

f:格子不整合の割合(ひずみ量)、

α:転位線とバーガス(Burgecs)ベクトルの間の角 度.

λ: 歪みによるズレの方向とエピタキシャル層との間の 角度(すべり面と界面の交線に垂直な面の方向とすべり 方向とのなす角)であり、xとfは下記(2)式の関係 を満たす。

[0021] f = (a/b-1) x... (2) ことで、aはInAsの格子定数、bはGaAsの格子 定数である。

【0022】この式で算出された臨界膜厚を、上記エピ 50 基づいて説明する。

\* 項2記載の化合物半導体エピタキシャルウェハにおい て、前記歪み格子バッファ層の【nGaAsの膜厚を、 そのInx Gai-x AsにおけるxとInx Gai-x A

s層の厚さhcとの関係が、下記式を満たす臨界膜厚以 下にしたものである。

 $[0014] hc = [b(1-\nu \cdot cos \alpha)/8\pi f]$  $(1+\nu) \cos \lambda$ ] ×  $[1n \cdot (hc/b) + 1]$ 但し、b:転位に動く力、v:ポアソン比、f:格子不 整合の割合、α:転位線とバーガスベクトルの間の角

10 度、λ: 歪みによるズレの方向とエピタキシャル層との 間の角度であり、xとfは下記の関係を満たす。

[0015] f = (a/b-1) x

a:InAsの格子定数、

b:GaAsの格子定数。

【0016】(5)請求項5に記載の発明は、請求項 1、2、3又は4記載の化合物半導体エピタキシャルウ ェハを用いて作成したことを特徴とするヘテロバイポー ラトランジスタ素子である。

【0017】本発明の要点は、GaAs基板とサブコレ 基板上に、少なくともGaAsサブコレクタ層と、Ga 20 クタ層との間に、バッファ層として、InxGaュ-xA sとGaAsを複数周期積層した多層構造、もしくはA 1、Ga1-、AsとGaAsを複数周期積層した多層構 造、もしくはAl、Ga,\_,AsとAl、Ga,\_,As を複数周期積層した多層構造を設けたことにある。

> 【0018】 ここで多層構造のバッファ層とは、2種類 の層を繰り返した構造であり、超格子構造を含む。

> [0019] InGaAsについては、xとIn, Ga 1-x As層の厚さhcとの関係が、下記(1)、(2) のMatthewsの式(文献1: J.W.Matthews, J.Vac.Sci.Te chnol.12,126(1975)) を満たすことが本発明の条件であ

[0020]

タキシャル成長層の格子定数が下地の材料の格子定数の 影響を受けなくなり歪みを開放する膜厚とする。

【0023】さらに、上記した多層構造バッファ層は、 本来の伝導型はP-型もしくは高抵抗であることが望ま 40 しく、それには基板からの空乏層の伸びにより空乏化す るような厚さとキャリア濃度であることが条件である。 【0024】HBTは結晶欠陥に敏感な素子であるが、 本発明により上記多層構造のバッファ層を存在させると とにより、基板からの結晶欠陥の伝播を抑止することが できる。従って、従来では伝搬した欠陥により抑制され ていた電流増幅率Bを向上させて、HBTの特性及び信 頼性を大幅にを向上させることができる。

[0025]

【発明の実施の形態】以下、本発明を図示の実施形態に

【0026】図1~図3に、本発明を適用したAIGa As/GaAs系HBT用エピタキシャルウェハの構造

【0027】図1は第1の実施形態を示したものであ り、半絶縁性GaAs基板1上に、N\*型GaAsサブ コレクタ層2、n型GaAsコレクタ層3、P・型Ga Asベース層4、n型AlGaAsエミッタ層5、N\* 型GaAsエミッタコンタクト層6及び一般にノンアロ イオーミックコンタクト層と呼ばれるN・型In GaA s コンタクト層7が順次積層されている。この基本構造 10 バッファ層から成る多層構造のバッファ層30が設けら は従来の図7のものと同じである。

【0028】しかし、従来と異なり、基板1とサブコレ クタ層2との間には、まず半絶縁性GaAs基板1上に アンドープGaAs層11が成長され、その上にAIG aAs層12とGaAs層13とを複数周期積層して成 る多層構造のバッファ層10が設けられている。

【0029】図2は第2の実施形態を示したものであ り、図1と同じ基本構成において、基板1とサブコレク タ層2との間には、半絶縁性GaAs基板1上にアンド ープGaAs層21が成長され、その上に組成の異なる 20 Al, Ga<sub>1-x</sub> As層22とAl, Ga<sub>1-v</sub> As層23 とを複数周期積層して成る多層構造のバッファ層20が 設けられている。

【0030】図3は第3の実施形態を示したものであ・ り、図1と同じ基本構成において、基板1とサブコレク タ層2との間には半絶縁性GaAs基板1上にアンドー プGaAs層31が成長され、その上にInGaAs層 32とGaAs層33とを複数周期積層した歪み格子バ ッファ層から成る多層構造のバッファ層30が設けられ

【0031】図4~図6に、本発明を適用したInGa P/GaAs系HBT用エピタキシャルウェハの構造を

【0032】図4は第4の実施形態を示したものであ り、半絶縁性GaAs基板1上に、N・型GaAsサブ コレクタ層2、n型GaAsコレクタ層3、P゚型Ga Asベース層4、n型InGaPエミッタ層50、N\* 型GaAsエミッタコンタクト層6及び一般にノンアロ イオーミックコンタクト層と呼ばれるN'型In GaA sコンタクト層7が順次積層されている。この基本構造 40 は従来の図8のものと同じである。

【0033】従来と異なる点として、基板1とサブコレ クタ層2との間には上述の図1の場合と同様に、まず半 絶縁性GaAs基板1上にアンドープGaAs層11が 成長され、その上にAlGaAs層12とGaAs層1 3とを複数周期積層して成る多層構造のバッファ層10 が設けられている。

【0034】図5は第5の実施形態を示したものであ り、図4と同じ基本構成において、基板1とサブコレク タ層2との間には、半絶縁性GαAs基板1上にアンド 50 信頼性には関係があり、同じ構造では電流増幅率βが高

ープGaAs層21が成長され、その上に組成の異なる Al, Ga,-, As層22とAl, Ga,-, As層23 とを複数周期積層して成る多層構造のバッファ層20が 設けられている。

【0035】図6は第6の実施形態を示したものであ り、図4と同じ基本構成において、基板1とサブコレク タ層2との間には、半絶縁性GaAs基板1上にアンド ープGaAs層31が成長され、その上にInGaAs 層32とGaAs層33とを複数周期積層した歪み格子 れている。

【0036】上記のように多層構造のバッファ層10、 20又は30を設けることにより、エピタキシャル層中 の欠陥を大幅に低減することができ、電流増幅率βの向 上を図ることができる。

【0037】(実施例1)第1の実施例を、図1及び図 4の実施形態に基づいて説明する。

【0038】半絶縁性GaAs基板1上にアンドープG aAs層11を100nm成長した後に、50nmのA1 。. 3 Ga。., As層12と50nmのGaAs層13のペ アを3回繰り返した多層構造のバッファ層10を成長 し、その後N・型GaAsサブコレクタ層2以降を成長

【0039】エピタキシャル成長は、通常のMOVPE 法で行った。ここで、アンドープGaAs層11と50 nmのGaAs層13及びAl。, Ga,, As層12の キャリア濃度はp型で1×1016cm-3以下とした。

【0040】HBTの特性の指標である電流増幅率β は、多層構造のバッファ層10がない場合が50であっ 30 たのに対し、本実施例では電流増幅率βが100にまで 向上した。

【0041】(実施例2)第2の実施例を、図3及び図 6の実施形態に基づいて説明する。

【0042】半絶縁性GaAs基板1上にアンドープG aAs層31を100m成長した後に、10mmのIn 。、Ga。、As層32と30nmのGaAs層33のペ アを10回繰り返した多層構造のバッファ層30を成長 し、その後N°GaAsサブコレクタ層2以降を成長し た。

【0043】 ここで、30nmのGaAs層33のキャリ ア濃度は、p型で1×101°cm-1以下とした。エピタキ シャル成長は、通常のMOVPE法で行った。

【0044】HBTの特性の指標である電流増幅率β は、多層構造のバッファ層30がない場合が50であっ たのに対し、本実施例では電流増幅率βが150にまで 向上した。

【0045】上記実施例1、2の電流増幅率8の向上 は、エピタキシャル層中の欠陥を大幅に低減することに より可能になったと考えられる。また、電流増幅率βと

7

いほど信頼性が向上することが判っている。

【0046】よって、本発明により電流増幅率βを大幅 に向上させることができ、またこれにより、HBT素子 の信頼性の向上もかなり期待できるといえる。

【0047】上記の他、図2及び図5の実施形態においても、同様に、電流増幅率8の改善効果が認められた。 【0048】

【発明の効果】以上説明したように、本発明の化合物半 導体エピタキシャルウェハ及びヘテロバイポーラトラン ジスタ素子によれば、GaAS基板とその上に成長する 10 サブコレクタ層との間に、AIGaAsとGaAsを複 数周期積層した多層構造のバッファ層、もしくは組成の 異なるAlGaAsとAlGaAsを複数周期積層した 多層構造のバッファ層、もしくはInGaAsとGaA sを複数周期積層した歪み格子バッファ層を設けている ので、基板に起因した欠陥がその上に成長するエピタキ シャル層中へ伝搬しなくなる。このため、HBTの半導 体素子において、伝搬した欠陥により抑制されていた電 流増副率βを向上させることができ、素子の信頼性を大 幅に向上させることができる。また、本発明によれば、 化合物半導体エピタキシャルウェハを提供することがで きる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る化合物半導体エ ビタキシャルウェハの断面構造を示す図である。

【図2】本発明の第2の実施形態に係る化合物半導体エピタキシャルウェハの断面構造を示す図である。

【図3】本発明の第3の実施形態に係る化合物半導体エ ピタキシャルウェハの断面構造を示す図である。 \*30

\*【図4】本発明の第4の実施形態に係るInGaPをエミッタ構造とする化合物半導体エピタキシャルウェハの 断面構造を示す図である。

【図5】本発明の第5の実施形態に係るIn Ga Pをエミッタ構造とする化合物半導体エピタキシャルウェハの 断面構造を示す図である。

【図6】本発明の第6の実施形態に係る In Ga Pをエミッタ構造とする化合物半導体エピタキシャルウェハの 断面構造を示す図である。

10 【図7】従来のAlGaAsをエミッタ層とするHBT エピタキシャルウェハの断面構造を示す図である。

【図8】従来のInGaPをエミッタ層とするHBTエ ピタキシャルウェハの断面構造を示す図である。


#### 【符号の説明】


- 1 半絶縁性GaAs基板
- 2 N<sup>・</sup>型GaAsサブコレクタ層
- 3 n型GaAsコレクタ層
- 4 P<sup>\*</sup>型GaAsベース層
- 5 n型AlGaAsエミッタ層
- 20 50 InGaPエミッタ層
  - 6 N'型GaAsエミッタコンタクト層
  - 7 N<sup>\*</sup>型InGaAsコンタクト層
  - 10、20、30 多層構造のバッファ層
  - 11、21、31 アンドープGaAs層
  - 12 AlGaAs層
  - 13、33 GaAs層
  - 22 Al, Ga<sub>1-x</sub> As層
  - 23 Al, Ga, As層
  - 32 InGaAs層

【図1】

N+InGaAs コンタクト層 6 N+GaAs エミッタコンタクト層 n-AIGAAS エミッタ層 5 P+GaAs ベース層 n-GaAs コレクタ層 3 2 N+GaAs サブコレクタ層 13 \ G a A s **F** AIGaAs層 12~ G a A s A 1 3 10 A J G a A s R 12 -GaAs層 13 ~ AIGaAs層 12 ~ G a A s 👼 11 ~ GaAs基板

【図2】





フロントページの続き

## (72)発明者 乙木 洋平

茨城県日立市日高町5丁目1番1号 日立 電線株式会社日髙工場内

Fターム(参考) 5F003 AP00 BC02 BC90 BF06 BG03 BM03 BP32